AT基板到着。MDを作ろうと思ったが、ボルテージコンパレーター（VC)の単体テストしていなかったので、急遽作成した。部品は発注していなかったが、何とか手持ちで揃った（但し、OSコンの容量は10uF）
今回もやはりパターン図に見事な誤植があった。内容は以下のとおり。（MJ誌 2011/7 P.130）
1.GNDラインのツェナーダイオードに繋がる付近、定電流FET（Tr5)辺りのパターン
2.上記ツェナーダイオード（HZ-3C2)の接続（カソード表記）が逆となっている。
3.もう一つの定電流FET（Tr6)部分のパターン
なお、具体的な修正は回路図と見較べて行っていただきたい。それから、これは誤植とかの問題ではないと思うが、図中に1箇所ジャンパー線があるのだが老眼の私には直ぐには気付かなかった。
まあ、回路を追っていけばパターンに出力制御Tｒ（C959)のコレクターからの接続先が無いので分かる話ではあるが。
完成後、出力電圧調整を行った。今回もかなり高めの値となったので、何度も調整抵抗（RB）を取替て調整を行ったが、30KΩでも-5.45V位ありこの分だと40～50K程度かそれ以上にしないといけない。果たして、こんな高い抵抗値にしても良いのだろうか？
結局、現時点では写真のようにしている。Vfが3.2V程度の高輝度ブルーLEDを使いRBに8.6KΩで-5.04Vとなっている。ただ、余りにも高輝度で目に痛いのでこれはこれで問題有りなのだが(^^;
コメント